# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-324274

(43)Date of publication of application: 07.12.1993

(51)Int.CI.

G06F 7/38 G06F 7/00

GO6F 7/52 HO3M 7/20

(21)Application number: 04-123114

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

15.05.1992


(72)Inventor: TAKAHASHI KAZUNORI

#### (54) BINARY/DECIMAL CONVERTER

#### (57)Abstract:

PURPOSE: To provide the binary/decimal converter capable of speedily converting binary (integral/decimal) data into decimal data by adding a little hardware to the conventional divider.

CONSTITUTION: In making a decimal conversion of binary integral data, the 10n data according to the digits of the decimal data are inputted by a divisor selector 7 instead of a divisor to the divisor data input section of a subtraction shift type divider 3 capable of performing the normal division. In short, at the normal division operation, a dividend stored in a dividend register 1 is divided by the divisor stored in the divisor register 2. At the binary/decimal conversion, the binary integral data stored in the dividend register 1 is divided by the 10n data outputted in parallel from a 10n data generator 4. The 4-bit quotient is generated according to each digit to be stored in a quotient register 5. Like the one division processing, the binary/decimal conversion can be realized.



#### **LEGAL STATUS**

[Date of request for examination]

03.03.1998

[Date of sending the examiner's decision of

03.10.2000

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# This Page Blank (uspto)

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平5-324274

(43)公開日 平成5年(1993)12月7日


(51) Int.Cl.5		識別記号	}	庁内整理番号	ΡÏ	技術表示箇所
G 0 6 F	7/38 7/00		Z	9291-5B		
H03M	7/52 7/20	3 2 0	Α	9291 – 5B 8522 – 5 J 9188 – 5B		7/00 101 W 審査請求 未請求 請求項の数3(全 14 頁)
(21)出願番号		特願平4-123114		(71) 出願人	000005821 松下電器産業株式会社	
(22)出願日		平成4年(1992)	5 /	∄15日	(72)発明者	大阪府門真市大字門真1006番地
					(74)代理人	. 弁理士 小鍜治 明 (外2名)

#### (54) 【発明の名称】 2 進10進変換装置

### (57)【要約】

[目的] 従来の除算装置にわずかなハードウエアを追加するだけで、2進(整数/小数)データを10進データに高速に変換できる2進10進変換装置を提供することを目的とする。

【構成】 2進整数データを10進変換する場合には、通常の除算動作を行うことのできる減算シフト型の除算装置3の除数データ入力部に、除数に代えて除数セレクタ7により10進データの桁数に応じた10・データを入力できる構成に変更する。すなわち、通常の除算動作時には被除数レジスタ1に格納された被除数を除数レジスタ2に格納された除数で除算する。2進10進変換時には、被除数レジスタ1に格納された2進整数データを、10・データ発生装置4から並列に出力した10・データにより除算し、各桁に対応して4ビットの商を生成し商レジスタ5に格納する。1回の除算処理と同様にして2進10進変換を実現する。



#### 【特許請求の範囲】

ータを格納するレジスタと、前記10進データの桁に対 応して10の累乗データ(10\*-1, 10\*-2……1 01, 100) をそれぞれ並列に出力する10 データ発 生装置と、前記レジスタに格納された2進データを被除 数として入力し、前記10 データ発生装置から出力さ れた10の累乗データを除数として入力して除算を行な う除算装置とを備え、

前記除算装置は、10進データの桁に対応して各桁のデ 10 ータをそれぞれ算出する部分商生成装置を有しており、 前記複数の部分商生成装置のうち10進データの最上位 の桁に対応した部分商生成装置では、前記レジスタの2 進データを被除数とし、前記10の累乗データの10 •-1を除数として除算を行ない。他の桁の部分商生成装 置では、それぞれの上位の桁の部分商生成装置で算出さ れた剰余を被除数とし、前記10の累乗データの10 •-2, 10°-3 ······10', 10°をそれぞれ除数として除 算を行うことにより2進データを10進データに変換す る2進10進変換装置。

【請求項2】 n桁の10進データに変換すべき2進デ ータを格納するレジスタと、前記10進データの桁に応 じて10の累乗データ(1011, 1012.....101, 100) を順次出力する100データ発生装置と、前記レ ジスタに格納された2進データを被除数として入力し、 前記10"データ発生装置から変換する10進データの 桁に応じて順次出力される10の累乗データを除数とし て入力して除算を行ない、その一度の除算ステップで1 0 進データの各桁の4 ビットのデータのうち2 ビットの データを算出するとともに、前記除算ステップで得られ 30 た剰余を次の除算ステップでの被除数として前記レジス 夕に格納する部分商生成装置とを備え、

前記部分商生成装置は、前記レジスタから出力されたデ ータから10の累乗データ、その2倍値及びその3倍値 をそれぞれ滅算する3つの滅算装置と、前記滅算装置に 入力する10の累乗データを生成するためその桁位置を 移動させるためのシフタと、前記3つの減算装置におけ る除算の成立状況を示すキャリー出力に応じて2ビット の商を出力する商決定装置と、前記キャリー出力に応じ て前記レジスタに出力する剰余を選択する剰余セレクタ 40 とを備えた2進10進変換装置。

【請求項3】 10進データに変換すべき2進小数デー タの小数点以下のデータを格納するレジスタと、

前記レジスタに格納されたデータを16倍する第1のシ フタと、前記データを4倍する第2のシフタと、前記デ ータを2倍する第3のシフタと、前配第1のシフタの出 カから前記第2のシフタの出力と第3のシフタの出力と を減算することにより前配データを10倍するととも に、算出された剰余に小数点以上の桁上がりがある場合 にはそれを出力する減算装置とを備え、前記減算装置に 50 それぞれの処理について詳細に説明する。

2 より算出された小数点以下の桁数に応じた剰余を前記レ ジスタに格納する部分商生成装置と、

前記レジスタに格納されたデータの最上位ピットのデー 夕及び上位3ピットのデータと、前記レジスタに格納さ れたデータを前記部分商生成装置において10倍した結 果桁上がりの出力とを加算し、10進小数データの各桁 の4ピットのデータを算出する加算装置とを備えた2進 10進変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は数値演算に伴うデータ型 変換を行なう2進10進変換装置に関するものである。 2 進1 0 進変換は数値演算で用いるデータフォーマット をシステム外部で用いるアスキーコード等に変換する際 に使用され、ユーザインタフェースを含むシステムの場 合には比較的多用されるものであり、2進10進変換速 度はシステム性能に大きな影響を与えるものである。

[0002]

【従来の技術】従来の2進10進変換はソフトウエアが 提供するアルゴリズムに従ってCPU内で実行されてお り、図9はそのフローチャートを示すものである。以 下、図9に従ってその動作を説明する。

【0003】図9は2進整数データ(Rn)を10進n 桁 (D<sub>n-1</sub>×10<sup>n-1</sup>+·····+D<sub>1</sub>×10<sup>1</sup>+D<sub>0</sub>×10<sup>0</sup>) の10進 データに変換する変換アルゴリズムを示したものであ り、10進データの各桁ごとにその桁数に対応する10 ▶データ (kはn-1……0) で除算を行って変換する ものである。kは処理中の桁を示し、Rk は各桁の処理中 に算出される部分剰余を示すものである。以下にそれぞ れの処理について詳細に説明する。

- (a) データの初期化 (k=n-1, R<sub>4</sub>=入力2進データ)
  - (b) 10進k桁データ(Da) 生成
  - ・101データをメモリから読出し
  - $\cdot D_k = R_k / 10^k$ (除算)
  - · R<sub>k-1</sub> = 剰余
  - (c) 処理桁の移動(k=k-1)
  - (d) 桁数の確認

k≥0 … (b)から実行

k<0 … 終了

上記(b)~(d)の操作をn+1回繰り返して2進10進変 換を完了する。

【0001】図10は従来の2進小数データを10進小 数データに変換する2進10進変換のフローチャートを 示すものである。以下、図10に従ってその動作を説明 する。図10は2進の小数点以下の固定小数点データ (Rn) を10進n桁 (D-1×10-1+D-2×10-2+----+ D-.×10-) の10 進小数データに変換する変換アルゴ リズムを示したものであり、kは処理中の桁を示し、Ru は処理中の固定小数点データを示すものである。以下に

--738---

.3

- (a) データの初期化 (k=-1, R<sub>k</sub>=入力 2 進固定小数点デー 夕)
- (b) 10進k桁データ(Da) 生成
- ・R<sub>k</sub> × 10 (乗算)

小数点以下 → R<sub>1-1</sub>, 小数点以上 → D<sub>4</sub>

- (c) 処理桁の移動(k=k-1)
- (d) 桁数の確認

k ≧ - n … (b)から実行

k <- n ··· 終了

上記(b)~(d)の操作をn回繰り返して2進10進変換を 10 完了する。

[0005]

【発明が解決しようとする課題】しかしながら従来の2 進10進変換においては、2進整数データを10進n桁 データに変換する場合、除算(商及び剰余算出)をmク ロックで実現できる除算ハードウェアを実装していたと するとm (n+1) クロック以上必要となる。また、2 進小数データを10進データに変換する場合、10倍値 を生成するためその処理にn回の乗算(10倍)が必要 合、2進10進変換処理にmnクロック以上必要とな

【0006】以上の様に従来の2進10進変換処理には 非常に時間がかかるという問題点があった。

[0007]

【課題を解決するための手段】上記課題を解決するため 本発明の2進10進変換装置は、n桁の10進データに 変換すべき2進データを格納するレジスタと、前記10 進データの桁に対応して10の累乗データ(10\*-1, 10-2.....101, 100) をそれぞれ並列に出力する 30 10"データ発生装置と、前記レジスタに格納された2 進データを被除数として入力し、前記10\*データ発生 装置から出力された10の累乗データを除数として入力 して除算を行なう除算装置とを備え、前配除算装置は、 10進データの桁に対応して各桁のデータをそれぞれ算 出する部分商生成装置を有しており、前記複数の部分商 生成装置のうち10進データの最上位の桁に対応した部 分商生成装置では、前記レジスタの2進データを被除数 とし、前記10の累乗データの101-1を除数として除 算を行ない、他の桁の部分商生成装置では、それぞれの 40 上位の桁の部分商生成装置で算出された剰余を被除数と し、前記10の累乗データの10\*-2, 10\*-3\*\*\*\*\*\*\*10 1, 10%をそれぞれ除数として除算を行うことにより2 進データを10進データに変換するものである。

[0008]

【作用】上記構成の2進10進変換装置は、従来用いら れている通常の除算装置に10 データ発生装置等のわ ずかなハードウェアを追加するだけで構成でき、1回の 除算処理と同様にして2進整数データの10進変換を行 うものであり、変換の高速化を図ることができる。

[0009]

【実施例】以下本発明の2進10進変換装置について、 図面を参照しながらその実施例について説明する。

【0010】 (実施例1) 図1は本発明の第1の実施例 における2進10進変換装置の構成図を示すものであ る。従来の減算シフト型の除算装置を改善することによ って、通常の除算に加えて2進10進変換を行えるよう 構成したものである。以下32ビットの2進データを8 桁のBCDデータに変換するものについて説明する。

【0011】図1において、1は通常の除算時には被除 数を、2進10進変換時には10進データに変換すべき 2 進データを格納する被除数レジスタ、 2 は通常の除算 時に除数を格納する除数レジスタ、4は2進10進変換 時に除数とする10'データ(nは変換すべきBCDデ ータの桁数に応じた0以上の整数)を並列に発生する1 0°データ発生装置、3は通常の除算時には被除数レジ スタ1と除数レジスタ2の内容を入力してその除算を行 って商を算出し、2進10進変換時には被除数レジスタ 1に格納された2進データと10\*データ発生装置4の となってくる。10倍値生成にmクロック必要となる場 20 出力データから除算を行って10進データを生成する減 算シフト型の除算装置、5は前記商または10進データ を格納する商レジスタ、7は通常の除算実行時には除数 レジスタ2の内容を選択し、2進10進変換実行時には 10°データ発生装置4の出力を選択する除数セレクタ をそれぞれ示している。

> 【0012】図2は図1における除算装置3の内部構成 を示したものであり、除算装置3は64ピット÷32ビ ット除算を実行するものである。図2において、6a~ 6hは32ピットの商のうち、それぞれ4ピットの部分 商Q7~Q0を算出する4ピット部分商生成装置である。 4 ピット部分商生成装置 6 aは被除数として被除数レジ スタ1の内容を入力し、他の4ピット部分商生成装置6 b~6hは前段の4ビット部分商生成装置において生じた 部分剰余Rァ~Rュを被除数とする。各4ピット部分商生 成装置6a~6hの除数は除数セレクタ7により、通常の 除算時には除数レジスタ2の出力が、2進10進変換時 には10°データ発生装置4の出力10°~10°が選択 される。

> 【0013】各4ビット部分商生成装置 6a~6hにおい ては、4ビットの部分商Qr~Qoを算出するためそれぞ れ4段の減算器を実装しており、1ビット減算シフト型 の除算法に従って動作する。 それぞれの 1 ビット部分商 生成装置の動作について、4ビット部分商生成装置6a の動作を代表して説明する。

【0014】図3にその動作説明図を示す。4段の減算 器では、それぞれ求める部分商の桁の位置までシフトし た除数セレクタ7の出力を、入力された被除数または部 分剰余から減算して部分商及び部分剰余を算出する。 す なわち、最上段の減算器では被除数レジスタ1の出力が 被除数R:oとして設定され、除数として除数セレクタ7

50

の出力DVs1が設定されて減算処理(Rro-DVs1)が実行 され、4ピット部分商Qrのうちの最上位のピットのQa1 が得られる。下段の減算器ではそれぞれ上段の減算器に おいて算出された剰余(Rr1~Rr3)から、除数セレクタ 7の出力をそれぞれ右に1ピットシフトして入力した除 数(DV<sub>20</sub>~DV<sub>28</sub>)によって減算処理を実行することによ り、商Q7の残りの3ビット(q10~q28)および剰余R7が 算出される。

[0015] 次段の4ビット部分商生成装置6bには前 段の部分剰余尺₁が入力され、所定の桁(MSBから4ピッ 10 ト目)から同様の処理を統行する。4ビット部分商生成 装置6c~6hも同様にして部分商及び部分剰余を算出す る。除算の実行は4ビット部分商生成装置6a~6hを8 段(減算器32段)通過することにより、32ピットの 商を求めることができる。なお、2進10進変換時には 図3に示すように、DV28データの小数点位置Fを基準に 10'データを設定するようにするため、小数点位置F を基準にしてDV2g~DV31には、DV2g=107×2,DV3c=107× 4, DV<sub>31</sub>=10'×8をそれぞれ設定する。

進変換装置について、2進10進変換の実行順序を以下 に説明する。本実施例では32ビットの2進整数データ から8桁の10進データ(Qr~Qo)を生成するもので

- (1) 被除数レジスタ1の上位32ビットに2進整数デー 夕設定
- (2) 4 ピット部分商生成装置 6 aにおいて、被除数レジ スタ1の内容を10′で除算
- → 4ピット部分商Q<sub>7</sub> (10<sup>7</sup>桁10進データ)、部分 剰余R,算出
- (3) 4ビット部分商生成装置6bにおいて、部分剰余R; を10゚で除算
- → 4 ピット部分商Q6(106桁10進データ)、部分 剰余R。算出
- (4) 4ビット部分商生成装置6cにおいて、部分剰余R。 を10゚で除算
- 4 ビット部分商Q<sub>5</sub> (10<sup>5</sup>桁10進データ)、部分 剰余R₅算出
- (5) 4ビット部分商生成装置6dにおいて、部分剰余Rs を10'で除算
- → 4 ビット部分商Q。(10¹桁10進データ)、部分 剰余R₄算出
- (6) 4ビット部分商生成装置6eにおいて、部分剰余R4 を103で除算
- → 4ビット部分商Qs(10³桁10進データ)、部分 剰余R: 算出
- (7) 4ピット部分商生成装置61において、部分剰余R3 を10'で除算
- → 1ビット部分商Q2(10°桁10進データ)、部分 剰余R<sub>2</sub>算出

- (8) 4ビット部分商生成装置6gにおいて、部分剰余R2 を10'で除算
- → 4ピット部分商Q1(10<sup>1</sup>桁10進データ)、部分 剰余R1算出
- (9) 4ピット部分商生成装置 6 hにおいて、部分剰余R1 を10°で除算
- → 4ピット部分商Q。(10°桁10進データ) 算出 (10) 商レジスタ 5 において、Q1 Q6 Q5 Q4 Q2 Q2 Q1 Q οラッチ

以上のように、本実施例によれば、2進10進変換が1 回の除算動作と同様に実行することができるため、従来 に対して (n+1) 倍の高速化が実現できる。本実施例 は、通常の除算装置に対して、10°データ発生装置と 除数セレクタを追加しているだけである。即ち、わずか なハードウェアの追加で2進10進変換を高速に実行す ることができる。

[0017] なお、本実施例では64ビット÷32ビッ ト除算装置について説明したが、32段ある減算器の段 数を少なくしても(16、8段等)、入力すべき10。 [0016] 以上のように構成した本実施例の2進10 20 データを除算処理に対応して選択することによって、通 常の除算と全く同様にして2進10進変換を実行するこ とができる。また、10進数の桁数が多い場合も被除数 レジスタおよび商レジスタのデータ幅を大きくして、減 算器の段数を多くする方法または定数入力を変更して除 算処理を2回繰り返して実行する方法等によって容易に 対応することができる。

【0018】 (実施例2) 図4は本発明の第2の実施例 における2進10進変換装置の構成図を示すものであ り、従来用いられている除算装置を改善することによ り、通常の除算動作に加えて2進10進変換を行えるよ うにしたものである。以下に32ビットの2進整数デー タを8桁の10進整数データに変換する場合を例にして 説明する。

【0019】図4において、9は部分商生成装置であ り、除算ステップを複数サイクル繰り返して商を算出す る除算装置によって構成したものであり、1サイクルで 2ピットの商を算出するものである。2は通常の除算勁 作時に除数を格納する除数レジスタ、4は2進10進変 換時に部分商生成装置9に入力する10°データ(nは 変換すべきBCDデータの桁数に応じた0以上の整数) を発生する10゚データ発生装置、7は除算実行時には 除数レジスタ2の内容を選択し、2進10進変換実行時 には10'データ発生装置4の出力データを選択して出 力する除数セレクタである。8は剰余レジスタであり、 通常の除算動作及び2進10進変換を行う際、それらの 演算開始時には被除数または10進変換すべき2進整数 データを格納し、演算実行中には部分商生成装置9の除 算による剰余を格納する。5は部分商生成装置9により 算出された商または10進データを格納する商レジスタ 50 である。

[0020] 図5は部分商生成装置9の詳細な説明図で ある。図5において、90は剰余シフタであり、除算実 行時には剩余レジスタ8から入力された被除数を左へ2 ピットシフトさせ、10進変換実行時には剰余レジスタ 8から入力されたデータを通過させるものである。91 aは除算実行時には除数レジスタ1からのデータを左へ 1ビットシフトさせ、10進変換実行時には10・デー 夕発生装置 1 からのデータを 上へ 3 ビットシフトさせた り左へ1ピットシフトさせたりする除数シフタa、91b は除算実行時には除数レジスタ1からのデータを通過さ 10 態で設定 せ、10進変換実行時には10 データ発生装置4から 出力されたデータを左に2ビットシフトさせたり通過さ せたりする除数シフタbである。92は減算装置であ り、剰余シフタ90からの入力Aと除数シフタb91bか らの入力Bとの減算A-Bを実行する。93は2倍値減算装 置であり、剰余シフタ90からの入力Aと、除数シフタa 9 1 aからの入力Bとの減算(A-B)を実行する。 9 4 は 3 倍値減算装置であり、剰余シフタ90からの入力Aと、 除数シフタa91aからの入力Bと、除数シフタb91bか 置であり、減算装置92のキャリ出力CO, 2倍値減算装 置93のキャリ出力C1,3倍値減算装置94のキャリ出 カC2を入力して2ピットの商Qを算出する。96は商決 定装置95により求められる2ビットの商に応じて、減\*

\*算装置92,2倍值減算装置93,3倍值減算装置94 から出力される剰余のうちの一つを選択して剰余レジス タ8に出力する剰余セレクタであり、商決定装置95に より制御される。

【0021】以上のように構成した本実施例の2進10 進変換装置について、以下その動作を説明する。まず、 通常の除算動作を行う場合について説明する。

#### (1) 初期設定

- ・剰余レジスタ8に被除数を右に2ピットシフトした状
  - ・除数セレクタ7は除数レジスタ2を選択
  - (2) 減算処理
  - ・剰余シフタ90はデータを左2ビットシフト
  - ・除数シフタa9 1aはデータを左1 ピットシフト (2
  - ・除数シフタb91bはデータを通過
  - ・3つの減算装置92,93,94において、減算を実行 (3) 商、剰余決定

商決定装置95において、3つの減算装置92,93,9 らの入力Cとの減算(A-B-C)を実行する。95は商決定装 20 4のキャリ出力CO, C1, C2から(表1)に従って商2ビ ットを決定するとともに、剰余セレクタ96の出力を決 定し、それぞれ商レジスタ5、剰余レジスタ8にラッチ [0022]

【表 1 】

キャリ出力CO,C1,C2	商Q	剰余セレクタ出力
000	0 0	R 3
100	0 1	RO
110	10	R 1
1 1 1	1 1	R 2

【0023】(2),(3)動作を16回繰り返して32ビッ トの商及び剰余を算出する。次に2進10進変換につい て説明する。2進10進変換はこれまで説明した除算動 40 (3a) 商、剰余決定 作が基本となる。各桁の4ピットの10進データを算出 するために除算ステップを2サイクル繰り返すことにな

#### (1) 初期設定

- ・剰余レジスタ8に32ピットの2進整数データを設定
- ・除数セレクタ7は10\*データ発生装置4の出力(初 期値:107)を選択

#### (2a) 滅算処理

- ・剰余シフタ90はデータを通過
- ・除数シフタa91aはデータを左3ピットシフト

- ・除数シフタb91bはデータを左2ビットシフト
- ・3つの減算装置92,93,94において減算を実行

除算動作(3)と同様に(表1)に従って、各桁の4ビッ トの商のうち上位2ビットの商を決定し、剰余を選択す

#### (2b) 滅算処理

- ・剰余シフタ90は(3a)により求められた剰余を通過
- ・除数シフタa91aはデータを左1ビットシフト
- ・除数シフタb91bはデータを通過
- ・3つの減算装置92,93,94において減算を実行

#### (3b) 商、剰余決定

50 除算動作(3)と同様に(表1)に従って、各桁の4ピッ

トの商のうち下位 2 ビットの商を決定し剰余を選択する。

[0024](2a),(3a),(2b),(3b) 動作により10<sup>7</sup>桁の4ビット10進データが生成される。10<sup>9</sup>データ発生装置4から、10進データの各桁の商4ビットが算出される毎にnをデクリメントさせて、10<sup>6</sup>~10<sup>9</sup>データを発生させながら(2a),(3a),(2b),(3b)動作を7回繰り返すことにより、10<sup>6</sup>~10<sup>9</sup>桁の10進データを生成する。

【0025】図6は2進10進変換する場合の具体的な 10 数値例を示したものであり、2進データ'1110101001001 010100001101'を10進データ'30709005'に変換する場合の様子を示している。中心線の左側は商レジスタ5の内容を示しており、右側は部分商生成装置9内の動作を示していて、減算ができない(商が'00')場合の記述は省略している。

【0026】図において10<sup>7</sup>桁の4ビットの10進データのうち上位2ビットの商を求める動作[1]は上記の(2a)、(3a)と対応しており、これは3個の減算装置92、93、94において、上記2進データからの10<sup>7</sup> 20データまたはその2倍値またはその3倍値の減算が成り立たず、それら減算装置のキャリー出力がともに0であることに基づき、商'00'が選択されたことを示している。また10<sup>7</sup>桁の4ビットのデータのうち下位2ビットのデータを求める動作[2]は上記(2b)、(3b)の動作に対応しており、上記2進データから10<sup>7</sup>データ(X)の3倍値の減算が成立し、商'11'が算出されたことを示している。

【0027】次に10°桁の4ビットの10進データを 求める動作[3] [4] では、上記[2]の減算によっ 30 て算出された剰余からの10°データの減算がともに成 り立たなかったことを示している。 [5] は10°桁の4ビットの10進データのうち上位2ビットを算出する 動作を示しており、 [2] で算出された剰余から10°データ(X)の減算が成立し商'01'が得られている。また [6] は10°桁の下位2ビットのデータを求める動作を示しており、 [5] で求められた剰余から10°データ(X)の3倍値の減算が成立し、商'11'が得られている。以下同様にして減算動作を繰り返えされる。2ビット毎の処理のため、16サイクルで2進10進変換が 40 完了している。

[0028]以上のように本実施例の2進10進変換装置は、従来の除算装置に対して2進10進変換機能を付加することによるハードウェアの変更は除数セレクタ、除数シフタの追加、剰余シフタのデータ通過機能の追加して構成される。このようにわずかなハードウェアを追加するだけで、2進10進変換が1回の除算動作と同様にして実行できるため、従来に対して(n+1)倍の高速化が実現できる。

[0029] (実施例3) 図7は本発明の第3の実施例 50 Rの左1ピットシフトを実行する機能(除数シフタa9

における2進10進変換装置の構成図を示すものであり、上記第2の実施例における2進10進変換装置にさらなる構成を追加することにより、通常の除算動作及び2進整数データの2進10進変換に加えて、2進小数データの10進データへの変換を可能にしたものである。
[0030] 図7において、上記第2の実施例における2進10進変換装置と同様の構成部分については同符号

10

【0030】図7において、上記第2の実施例における 2進10進変換装置と同様の構成部分については同符号 を付して説明を略し、異なる部分の構成について以下説 明する。13は入力セレクタであり、通常の除算時また は2進整数データの2進10進変換時には、剰余レジス タ8の内容が部分商生成装置9内での減算処理における 被除数として剰余シフタ90に入力され、2進小数デー 夕の2進10進変換時には、剰余レジスタ8の内容が部 分商生成装置 9 内での減算処理における被除数及び除数 として剰余シフタ90及び各除数シフタ91a, 91bに 入力されるように切り換えるものである。14は除数セ レクタであり、通常の除算動作時には除数レジスタ2の 内容を選択し、2進整数データの2進10進変換時には 10 データ発生装置4の内容を選択し、2進小数デー タの2進10進変換時には剰余レジスタ8の内容を選択 して部分商生成装置9に入力するものである。12は加 算装置であり、2進小数データの10進変換時に剰余レ ジスタ8からの出力と部分商生成装置9からの出力との 和を求めることにより、10進小数データの各桁の4ピ ットのデータを算出するものである。11は加算装置1 2により算出された10進データを格納する10進デー タレジスタである。10は2進小数データの2進10進 変換実行時に、入力セレクタ13と除数セレクタ14と を制御したり、除数シフタa91a,b91bのシフト数を 制御したり、さらに剰余セレクタ96の出力を3倍値減 算装置94の出力データに固定するように商決定装置9 5を制御したりする10倍制御装置である。

【0031】以上のように構成された本実施例について、以下その動作を説明する。本実施例における通常の除算動作及び2進整数データの2進10進変換動作は上記第2の実施例で説明したものと同様であるのでここでの説明は割愛し、以下小数10進変換について説明する

[0032] 本実施例における2進小数データの10進変換のアルゴリズムは、基本的に従来の技術で説明したものと同様に2進小数データを10倍するごとに各桁のイビットのデータを算出するものであるが、特に本実施例では10倍値生成に改良を加えている。すなわち、10倍すべきデータをRとするとその10倍値は、

 $10 \times R = 16 \times R - 6 \times R$ 

に展開できる。つまりRを左4ビットシフトしたデータ (16倍値)からRを左2ビットシフトしたデータ(4 倍値)とRを左1ビットシフトしたデータ(2倍値)と を滅算すればよいことになる。Rの左2ビットシフト,

1a.除数シフタb91b)及び減算機能(3倍値減算装置 94) はすでに第2の実施例で実現されているため、R の左4ビットシフト機能を剰余シフタ90に追加するこ とで10倍値生成は実現できる。

【0033】以下に、小数10進変換動作を詳細に説明 する。

#### (1) 初期設定

- ・剰余レジスタ8に小数点以下の2進データを設定
- ・除数セレクタ14は剰余レジスタ8を選択
- 余セレクタ96から出力されるように商決定装置95を 制御

#### (2) 減算処理

- ・剰余シフタ90はデータを左4ビットシフト
- ・除数シフタa9 1 aはデータを左1 ビットシフト
- ・除数シフタb9 1 bはデータを左2 ピットシフト
- ・3倍値減算装置94において減算(10R=16R-4R-2R)を実行
- **→ 剰余に小数点以上の桁上がりがある場合にはデータ** を出力
- ・加算装置12において、直前のサイクルで算出された 剰余レジスタ8の内容の上位3ビットと最上位ビット (MSB) 1ビット及び3倍値減算装置94で生成され た桁上がりとを入力して加算を実行

#### (3) 10進データラッチ

- ・加算装置12の出力4ビットを10進データレジスタ 11に格納
- ・剰余セレクタ96を介して3倍値減算装置94の出力 のうち、小数点以下の桁数のデータを剰余レジスタ8に
- (2),(3)動作をn(n:小数点以下の桁数)回繰り返す ことにより10-1~10-"桁の10進データが生成され 結果が10進データレジスタ11に保持される。

[0034] 図8は本実施例を用いて2進10進変換す る場合の具体的な数値例を示したものであり、2進小数 データ' 0.0000000001' を10進データ' 0.0009765625' に 変換する場合の様子を示している。

【0035】 剰余レジスタ8の内容はそれぞれ直前のサ イクルで算出された剰余を10倍したものであり、加算 装置12の出力は得られる4ビットのデータを示す。

[1] ~ [3] サイクルまでは3倍値減算装置94での 桁上がりはなく、また直前の剰余レジスタ8に格納され た上位3ビットのデータとMSBとを加算した結果が0 000'であることを示している。[4] サイクルでは

[3] サイクルにおいて求められた剰余の上位3ビット 及びMSBと、3倍値減算装置94で生じた桁上がりと を加算装置12において和を求めることにより、'1001' を算出し10進データレジスタ11格納している。以下 同様の動作を行い、小数点以下10桁の小数10進変換 のため、10サイクルで2進10進変換が完了してい 50

12

【0036】以上のように本実施例の2進10進変換装 闇によれば、従来の除算装置に対して小数10進変換機 能を付加することによるハードウェアの変更は、除数セ レクタ,除数シフタa,除数シフタb,剰余シフタの機能追 加と10進データレジスタ,10倍制御装置,4ピット加 算装置の追加となる。このように、小数10進変換に必 要な10倍値生成を、大きな専用ハードウェアを実装す ることなくわずかなハードウェアの変更で実現すること ・10倍制御装置10は3倍値減算装置94の出力が剰 10 ができ、高速な小数2進データの10進変換が可能とな

[0037]

/ 【発明の効果】以上説明したように、本発明によれば次 の事項が実現できる。

【0038】第1に、除算装置の除数データ入力部に除 数の代わりに10 データを入力できる構成に変更する だけで1回の除算処理と同様にして2進10進変換が実 行できるため、従来に対して(n+1)倍の処理速度を 実現できる。即ち、通常の除算装置にわずかなハードウ 20 エアを追加することで、2 造10 進変換の高速化が実現 できる。

【0039】第2に、小数の2進データを10進データ に変換するのに必要な10倍値生成を大きな専用ハード ウェアを実装することなく2ビットシフト型除算装置に わずかなハードウェアを追加することで実現できるた め、高速な2進10進変換(小数点以下n桁の2進デー タの10進変換をnクロックで実行)が可能となる。

【0040】このように本発明によれば、ユーザインタ フェースを含むシステムにおいて数値演算で用いるデー 30 タフォーマットをアスキーコード等に変換する際に多用 され、かつ性能に大きな影響を与える2進10進変換 を、わずかなハードウェアの追加で高速に実行でき、そ の実用的効果は極めて大きい。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例における2進10進変換 装置の構成図

【図2】同2進10進変換装置の詳細な構成図

【図3】同2進10進変換装置の動作説明図

【図4】本発明の第2の実施例における2進10進変換 40 装置の構成図

- 【図5】同2進10進変換装置の詳細な構成図
- 【図6】同2進10進変換装置の動作説明図
- 【図7】本発明の第3の実施例における2進10進変換 装置の構成図
- 【図8】同2進10進変換装置の動作説明図
- 【図9】従来の2進盛数データの2進10進変換のフロ ーチャート

【図10】従来の2進小数データの2進10進変換のフ ローチャート

【符号の説明】

(8)

特開平5-324274

13


- 1 被除数レジスタ
- 2 除数レジスタ
- 3 除算装置
- 4 10 データ発生装置
- 5 商レジスタ
- 6a~6h 4ビット部分商生成装置
- 7, 14 除数セレクタ
- 8 剰余レジスタ
- 9 部分商生成装置
- 90 剰余シフタ

91a, 91b 除数シフタ


14

- 92 減算装置
- 93 2倍值減算装置
- 94 3倍值減算装置
- 95 商決定装置
- 96 剰余セレクタ
- 10 10倍制御装置
- 11 10進データレジスタ
- 12 加算装置
- 10 13 入力セレクタ


[図1]



[図2]




[図3]




【図4】


# 7 除数セレクタ



【図8】



[図5]



#共間立5 **—** 394974

(12)

[図6]

(5 商レジスタ)	9部分商生成装置
(1) 00	-3x) 1110010010101010100001101
(2) 00 1 1 20	10/01/0/0001/0001/01
[4]00 11 30 00	10101000110001100001101 000000010101010
(5)00     00 00 <u>0</u> 1	-3x) 1001001001111100000
(6100110000011	10001100101101
(8) 00 1100 00 0111 00 <u>00</u>	10100110001101
(9100 1 1 00 00 01 1 1 00 00 10	-2x) 1111101000000 1111101101
(10100 1 1 00 00 0 1 1 1 00 00 10 0 1	-x) 1111101000 101
(11)00   1 00 00 01   1 00 00 10 0   <u>00</u>	į
(15) · 00	101
(14)	<u>-x) 100</u>
(IE) 0011 0000 0111 0000 1001 0000 0000 0101	<u>-x)  </u>

【図7】

